DFT可測(cè)試性設(shè)計(jì)理論和實(shí)踐培訓(xùn)班 |
課程說(shuō)明: |
該課程是對(duì)可測(cè)試設(shè)計(jì)(DFT)內(nèi)容的一個(gè)系統(tǒng)化的介紹。通過(guò)對(duì)該課程的學(xué)習(xí),學(xué)員不僅能對(duì)DFT的概念及理論有系統(tǒng)的認(rèn)識(shí),更重要的是通過(guò)課堂內(nèi)容及實(shí)驗(yàn)的講解,可以對(duì)DFT所涉及的問(wèn)題有一定的分析和解決能力。本課程涵蓋常用的方法---掃描合成(SCAN synthesis),內(nèi)建自我測(cè)試(BIST),自動(dòng)測(cè)試向量產(chǎn)生(automatic test pattern generation),及錯(cuò)誤模型(fault simulation)等,
課程依托大型SOC項(xiàng)目,系統(tǒng)介紹了在實(shí)際項(xiàng)目中,怎樣考慮所面臨的問(wèn)題,并終采取有效的方法
解決測(cè)試品質(zhì)及測(cè)試成本等問(wèn)題。
本課程適合于使用數(shù)字電路進(jìn)行科研和芯片設(shè)計(jì)的學(xué)生和工程師,也適合于有志于從事數(shù)字芯片設(shè)計(jì)工作,期望進(jìn)入數(shù)字芯片設(shè)計(jì)領(lǐng)域的相關(guān)人員。參加學(xué)習(xí)的學(xué)員可以是零基礎(chǔ)的理工科本科生或研究生。
|
上課時(shí)間和地點(diǎn) |
上課地點(diǎn):【上海】:同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】:電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(hào)(中和大道) 【沈陽(yáng)分部】:沈陽(yáng)理工大學(xué)/六宅臻品 【鄭州分部】:鄭州大學(xué)/錦華大廈 【石家莊分部】:河北科技大學(xué)/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
近開課時(shí)間(周末班/連續(xù)班/晚班):DFT可測(cè)試性設(shè)計(jì)理論和實(shí)踐培訓(xùn)班開課時(shí)間:2025年6月9日....--即將開課--........................(歡迎您垂詢,視教育質(zhì)量為生命!) |
實(shí)驗(yàn)設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
專注高端培訓(xùn)17年,曙海提供的課程得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力
得到大家的認(rèn)同,受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
新優(yōu)惠 |
◆在讀學(xué)生憑學(xué)生證,可優(yōu)惠500元。 |
質(zhì)量保障 |
1、培訓(xùn)過(guò)程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽;
2、課程完成后,授課老師留給學(xué)員手機(jī)和Email,保障培訓(xùn)效果,免費(fèi)提供半年的技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
DFT可測(cè)試性設(shè)計(jì)理論和實(shí)踐培訓(xùn)班
|
|
第一階段 |
課程大綱:
1. VLSI test
2. DFT要點(diǎn)
3. DFT設(shè)計(jì)流程
4. DFT設(shè)計(jì)技巧
5. Fault model
6. ATPG
7. ATPG技巧
8. Fault simulation
9. Fault 要點(diǎn)
10. Fault 技巧
11. Fault 流程
12. Scan
13. 掃描技巧
14. 掃描要點(diǎn)
15. 掃描流程
16. JTAG
17. Logic BIST
18. Test compression
19. Memory test
20. Memory 測(cè)試要點(diǎn)
21. Memory測(cè)試流程
22. Memory測(cè)試技巧
23. scan chain/ BSD/BIST 概念與設(shè)計(jì)方法
24.DFT 的測(cè)試原理/測(cè)試方法( D算法 向量產(chǎn)生與仿真)
25.BSD 基本單元和JTAG測(cè)試
|
第二階段 SCAN synthesis |
1.Scan概念及方法介紹
2.Scan實(shí)現(xiàn)流程及問(wèn)題解決
3.Scan DRC violation講解及解決方法
4.Scan技巧
|
第三階段 ATPG |
1.ATPG介紹
2.Fault models
3.Fault simulation
4.ATPG DRC Violation的解決方法
5.ATPG patten generation
6.測(cè)試壓縮及方法
7.ATPG patten驗(yàn)證
8.ATPG技巧
|
第四階段 JTAG/1500 |
1.JTAG方法
2.JTAG及其擴(kuò)展應(yīng)用
3.JTAG實(shí)現(xiàn)及驗(yàn)證
4.JTAG技巧
|
第五階段 BIST/MBIST |
1.BIST/MBIST 方法
2.Memory類型介紹
3.BIST solution
4.MBIST算法
5.MBIST驗(yàn)證
6.BIST/MBIST 技巧
|