數(shù)字集成電路前端設(shè)計(jì)培訓(xùn)課程

?

培訓(xùn)大綱

?

1. Unix/Linux操作系統(tǒng)使用

2. 文本編輯器VIM

3. 數(shù)字電路技術(shù)基礎(chǔ)

4. 半導(dǎo)體電路和工藝基礎(chǔ)

5. 數(shù)字邏輯設(shè)計(jì)

6. 數(shù)字集成電路設(shè)計(jì)流程

7. Verilog HDL硬件描述語(yǔ)言和電路設(shè)計(jì)技術(shù)與技巧

8. 電路驗(yàn)證技術(shù)以及Modelsim、VCS等驗(yàn)證工具的使用

9. ASIC和SOC設(shè)計(jì)導(dǎo)論

10. FPGA設(shè)計(jì)和驗(yàn)證初步

11.數(shù)字電路驗(yàn)證

1)驗(yàn)證平臺(tái)的建立

2）功能測(cè)試

12.設(shè)計(jì)綜合（synthesys）

13.掃描鏈生成

14.仿真測(cè)試

1）DFT

2)ATPG

15.靜態(tài)時(shí)序分析(STA)

16.項(xiàng)目實(shí)戰(zhàn)：

1）RTL coding

2)狀態(tài)機(jī)中斷處理

3）testbench 建立

4）Testcase創(chuàng)建

17.項(xiàng)目實(shí)戰(zhàn)二：

1）RTL coding

2)通訊數(shù)據(jù)協(xié)議E1

3)異步電路處理

4）算法

5）CPU控制

6）Testbench建立和testcase

7)綜合和DFT

8)STA

18.數(shù)字前端全流程設(shè)計(jì)工具

19.相關(guān)工藝庫(kù)文件IC技術(shù)

20. 邏輯綜合初步以及SYNOPSYS DC等綜合工具的使用

21. 可測(cè)性設(shè)計(jì)技術(shù)

?

重點(diǎn)講解數(shù)字電路設(shè)計(jì)的綜合技術(shù)的基本概念，綜合流程和工程經(jīng)驗(yàn)，使學(xué)員掌握基于synopsys DC的綜合技巧。

內(nèi)容包括：

綜合機(jī)理的分析；組合電路和時(shí)序電路實(shí)現(xiàn)規(guī)則和實(shí)例分析；基于tcl綜合的流程,優(yōu)化處理和調(diào)試技術(shù)；綜合處理與后端流程的聯(lián)系；可綜合代碼技術(shù)；需深入研究的內(nèi)容；LPC 接口模塊綜合實(shí)驗(yàn)

ASIC DFT技術(shù)

介紹可測(cè)試設(shè)計(jì)技術(shù)，使學(xué)員掌握基于Synopsys DFT 的可測(cè)性電路設(shè)計(jì)方法

內(nèi)容包括：

背景分析；組合電路和時(shí)序電路的測(cè)試；可測(cè)試設(shè)計(jì)；需深入研究的內(nèi)容；DFT compile 使用(基于TCL的可測(cè)試性設(shè)計(jì)流程)；LPC接口模塊DFT實(shí)驗(yàn)

ASIC 靜態(tài)時(shí)序分析技術(shù)

介紹靜態(tài)時(shí)序分析技術(shù)；使學(xué)員掌握基于Synopsysy PrimeTime的靜態(tài)時(shí)序分析技術(shù)。

內(nèi)容包括：

背景分析；電路時(shí)序分析的基礎(chǔ)內(nèi)容；工具的使用；靜態(tài)時(shí)序分析模式選擇；注意事項(xiàng)及需深入研究的內(nèi)容；LPC接口模塊實(shí)驗(yàn)

一致性驗(yàn)證（Formal）技術(shù)介紹

介紹一致性驗(yàn)證技術(shù)，使學(xué)員了解基于Synopsys Formality 的一致性驗(yàn)證方法

內(nèi)容包括：

背景分析；工具的使用介紹

22.形式驗(yàn)證技術(shù)。基于Formality的形式驗(yàn)證方法、基于匹配策略的形式驗(yàn)證技術(shù)、基于TCL的形式驗(yàn)證過(guò)程。

23、功耗控制技術(shù)。基于PrimePower的功耗分析技術(shù)，基于Power Compiler的時(shí)鐘門(mén)控技術(shù)、基于數(shù)字單元庫(kù)的功耗分析方法、基于TCL的功耗分析等多種功耗分析方法和時(shí)鐘門(mén)控技術(shù)的實(shí)現(xiàn)。

?

24、LAYOUT設(shè)計(jì)流程。基于ASTRO的芯片Layout技術(shù)及基于SPEF反標(biāo)提取的PostLayout相關(guān)數(shù)字流程，包含在PostLayout中的網(wǎng)表提取、參數(shù)提取、形式驗(yàn)證、靜態(tài)實(shí)現(xiàn)驗(yàn)證、門(mén)級(jí)功能仿真、功耗分析，以及Layout驗(yàn)證（DRC、LVS）等技巧。

?

25、UWB項(xiàng)目開(kāi)發(fā)過(guò)程中的各種電路優(yōu)化手段。

?

26、UWB項(xiàng)目介紹。立項(xiàng)分析、實(shí)現(xiàn)方案的規(guī)劃。

?

27、VLSI系統(tǒng)的設(shè)計(jì)方法學(xué)。時(shí)序分析法、基于Snopsys EDA Tools Chain實(shí)現(xiàn)的完整ASIC設(shè)計(jì)流程、數(shù)字設(shè)計(jì)庫(kù)的介紹，分析、創(chuàng)建，及使用。

?

28、編碼及仿真技巧。編碼規(guī)范、RTL驗(yàn)證仿真技術(shù)、門(mén)級(jí)仿真技術(shù)。

?

29、ASIC設(shè)計(jì)流程的高級(jí)話(huà)題。例如跨時(shí)鐘域信號(hào)的處理，同步撫慰電路設(shè)計(jì)及相關(guān)流程處理等設(shè)計(jì)技巧。

?

以上內(nèi)容均可以根據(jù)需求摘取重點(diǎn)專(zhuān)門(mén)培訓(xùn)

30. 項(xiàng)目設(shè)計(jì)實(shí)訓(xùn):

大型實(shí)訓(xùn)項(xiàng)目一.Sigma-Delta小數(shù)分頻器設(shè)計(jì)、驗(yàn)證與綜合

大型實(shí)訓(xùn)項(xiàng)目二.DVI編碼器/解碼器設(shè)計(jì)、驗(yàn)證與綜合